Kako bi se riješilo ograničenje tradicionalnih LED asinkronih kontrolera koji mogu prikazati samo zaslon kao cijelo područje, ovaj rad predlaže shemu dizajna temeljenu na 32-bitnom ARM procesoru visokih{2}}performansi ili procesoru s mekom{3}}jezgrom Nios II i-operativnom sustavu u stvarnom vremenu (kao što je μC/OS-II). Ova shema koristi učinkovit algoritam za raspoređivanje zadataka za postizanje proizvoljnog prikaza više prozora na jednom zaslonu. Softver kontrolnog sustava dizajniran je na temelju μC/OS-II operativnog sustava u stvarnom vremenu, koristeći njegov učinkoviti algoritam raspoređivanja zadataka za planiranje svakog zadatka, pri čemu svaki prikaz prozora obrađuje jedan zadatak.
Što se tiče organizacije i pohrane podataka, za dvo-zaslon u boji, osam uzastopnih vodoravnih piksela grupirano je u jednu riječ za pohranu, pri čemu svaki crveni i zeleni podaci zauzimaju jedan bajt. Za puni-zaslon u boji, svaki piksel uključuje tri primarne boje: crvenu, zelenu i plavu, svaka s 256 razina sive boje. Razine sivih tonova svakog piksela kodirane su korištenjem 8 bita podataka, stoga je potrebno 3 bajta prostora za pohranu po pikselu. Podaci koji odgovaraju trima bojama (crvena, zelena i plava) mogu se zasebno pohraniti radi lakšeg rada. Sivi tonovi LED zaslona implementirani su pomoću ponderiranog skeniranja, koje zahtijeva odvajanje bitova podataka o boji. Bitovi iste težine zatim se rekombiniraju, a kontrolni modul za skeniranje kontrolira LED diode da svijetle u skladu s određenim vremenskim slijedom. Asinkroni kontroler prvenstveno se sastoji od komunikacijskog modula, modula za obradu podataka i modula za kontrolu skeniranja u svom hardveru. Komunikacijski modul uključuje Ethernet modul i serijski komunikacijski modul, podržavajući RS232, RS485 i industrijsku Ethernet komunikaciju. Modul za obradu podataka sastoji se od MCU ili Nios II meke{15}}jezgre CPU-a, predmemorije (kao što je SRAM ili SDRAM) i Flash memorije za pohranjivanje matričnih informacijskih podataka. Kontrolni modul skeniranja sastoji se od CPLD-a ili korisnički-definirane PWM IP jezgre i memorije za prikaz (SRAM).
